【2027校招】数字验证工程师

该职位来源于猎聘 职位描述： 使用SystemVerilog与UVM搭建验证平台，完成模块级到SoC级的验证环境开发、测试向量与覆盖率收集，撰写验证报告，并配合设计工程师定位修复缺陷。 任职资格： 电气/电子/计算机工程等相关专业硕士研究生学历；了解SystemVerilog/UVM验证方法学；熟悉Python/Perl等脚本，了解高速接口协议优先；具备出色的调试，协作与抗压能力。