AI芯片设计经理

负责加速计算领域（互联、存储、计算）芯片前端设计团队的全面管理，主导从架构定义、SPEC 分解到量产交付的全流程技术决策；带领团队完成高性能芯片的 RTL 设计、验证与交付，并协同后端、DFT、封装测试及硅后团队，对芯片质量、进度、成本与团队能力建设负责。 一、工作职责 团队与技术管理 负责前端设计团队的日常管理、任务分配、绩效考核与梯队建设。 建立并维护前端设计流程与规范（RTL 编码、Lint/CDC、综合、代码评审、设计复用），持续提升团队交付质量与效率。 技术规划与架构落地 参与芯片级架构定义与规格（SPEC）制定，主导将 SPEC 逐级分解为模块级需求并交付实施。 深度评估与选型互联、存储、计算相关 IP（自研或第三方），把控微架构方案的可行性与竞争力。跟踪业界前沿技术方向，输出技术路线建议。 全流程交付管理 对从 SPEC 到量产的完整生命周期负责：前端设计、验证收敛、后端集成（含时序/功耗/面积优化）、DFT、封装测试及硅后调试，协调跨团队资源保障项目里程碑。 主导关键节点评审（架构评审、RTL freeze、tapeout 前检查），对芯片功能、性能、PPA 目标达成负责。 生态与供应商协作 主导与 EDA 厂商、IP 供应商及 Foundry（晶圆厂服务）的合作关系，包括工具链选型、IP 授权谈判、工艺 PDK 评估与产能/良率沟通。 评估并管理外包设计/封测资源，确保交付质量与合规性。 跨部门协同 与市场、产品、应用团队对齐需求，确保芯片特性贴合数据中心/加速计算的真实业务场景。 与软件团队协同推进硬件适配与性能评估，推动"算法需求 → 硬件能力"的转化闭环。 二、任职资格 电子工程、微电子、计算机等相关专业本科及以上学历。 5 年以上芯片设计团队管理经验，管理过 10 人以上规模团队者优先。 拥有完整的从 SPEC 到量产的流片经验，至少主导过 2 款以上芯片成功量产。 深度了解 GPU / NPU 内部架构（计算阵列、片上网络、存储层次、数据通路）。熟悉 PCIe、UCIe、CXL 等总线标准，熟悉 RAM、HBM、DDR、SSD 等存储技术，熟悉主流 Scale-up / Scale-out 互联架构与拓扑。 熟悉后端实现（综合、布局布线、时序收敛）、DFT（扫描/ATPG/BIST）、封装测试及硅后验证/调试全流程。 具备与 EDA 公司、IP 公司、Fab service 的合作经验，熟悉商务与技术协作模式。 优秀的跨团队沟通与项目管理能力，能有效驱动多团队协作。 具备良好的英文技术文档读写与对外沟通能力。 加分项 有数据中心级芯片（交换机芯片、加速卡、AI 芯片、内存控制器）成功量产经验。 熟悉 chiplet / 2.5D/3D 先进封装及 UCIe 落地经验。 了解 CXL 内存扩展、池化等新型存储架构及其对应系统软件。 熟悉 LLM 工作机制（模型结构、训练/推理流程）、评估标准（性能/精度/吞吐/时延）及硬件转化路径（算子映射、硬件加速、内存带宽优化）