深圳领先边端智能开放研究院工作职责: 1. 负责端/边侧AI推理芯片SoC架构设计,包括总线、存储、时钟复位、低功耗、安全等系统方案。 2. 完成SoC集成、接口定义,负责NPU、CPU、PCIe、DDR、DMA等核心IP的系统集成与联调。 3. 使用Chisel/Verilog/SystemVerilog进行SoC RTL开发、模块设计与系统级实现。 4. 负责时钟域、异步信号、低功耗架构设计,完成综合、STA、形式验证及PPA优化。 5. 配合FPGA/EMU验证、固件、工具链团队完成系统调试、问题定位与芯片bringup。 任职要求: 1. 硕士及以上,微电子/集成电路/电子等相关专业,5年以上AI/SoC芯片设计经验。 2. 精通Verilog/SystemVerilog,熟练使用Chisel进行SoC/IP设计与开发。 3. 熟悉AMBA、PCIe、DDR、NoC、时钟复位、低功耗设计方法。 4. 具备SoC系统集成、IP对接、系统级调试能力,有端侧NPU SoC经验优先。 5. 熟练使用VCS、Verdi、DC、PT等EDA工具,具备较强Debug与问题解决能力。 简历投递链接:
对这个职位感兴趣吗?