AI芯片后端PR工程师

职责描述: 1. 负责AI/NPU/算力芯片全流程后端物理设计，独立完成顶层/核心模块 Floorplan、Power Plan、Placement、CTS、Routing、Signoff。 2. 针对大算力MAC阵列、高带宽SRAM、密集数据通路做专项物理优化，解决时序收敛、IR-drop、拥塞、SI、噪声等关键难题。 3. 负责多电压域、DVFS、Power Gating、UPF 等低功耗设计实现与全流程功耗签核，确保芯片PPA指标达标。 4. 主导从Netlist到GDSII完整交付，严格把控DRC/LVS/ERC/时序/电压降等signoff环节，保障芯片一次流片成功。 5. 与前端、DFT、IP、验证团队紧密协同，搭建后端自动化流程，提升交付质量与效率。 任职资格: 1. 硕士及以上学历，微电子、集成电路、电子工程相关专业，5年及以上芯片后端PR全职工作经验。 2. 精通Innovus/IC Compiler、PrimeTime、Tempus、Redhawk、Calibre 等主流后端工具，能独立负责模块或顶层交付。 3. 必须具备完整芯片成功流片经验，有AI芯片/NPU/算力加速器流片案例者优先。 4. 熟悉先进工艺（7nm/5nm及以下）或成熟工艺后端设计，具备扎实的时序、SI、电源完整性优化能力。 5. 熟练使用TCL/Python开发自动化脚本，能独立解决复杂后端问题，抗压能力强，项目交付意识强。 简历投递链接：