ASIC数字前端工程师-GPU方向

该职位来源于猎聘 主要职责

• 微架构与RTL开发： 使用 SystemVerilog / Verilog 实现RTL，用于关键 GPU 子系统（如着色器核、纹理单元、存储控制器、片上互联等）。
• 性能优化：设计高频率、低延迟的电路，熟练运用流水线、Retiming、时钟/数据门控等技术。
• 综合与时序收敛：运行逻辑综合，达成合理的时序、面积和功耗目标；与物理设计团队合作解决时序拥塞问题。
• 功耗架构：实现多电压/频率域、时钟门控、电源门控等低功耗特性。
• 设计验证支持：与 DV 团队协作制定测试计划、调试 RTL 功能问题，确保功能正确性。
• Lint/CDC/RDC：使用静态检查工具完成设计规则检查，解决时钟/复位域交叉问题。
• 流程开发：改进前端设计流程和方法学，提升自动化和设计质量。 任职要求
• 学历：微电子、电子、计算机工程或相关专业硕士/博士。
• 经验：有 GPU 或高性能 CPU 设计经验者优先。

RTL能力：精通Verilog/SystemVerilog。

• EDA工具：使用Synopsys（DC、PrimeTime、SpyGlass）或Cadence（Genus、Conformal）工具的经验。
• 脚本能力：熟练使用 Python、Perl、Tcl 或 Make进行自动化开发。
• 解决问题：具备调试复杂时序、逻辑或工具问题的能力。 加分项
• 图形/计算：了解 GPU 流水线或计算 API（CUDA、OpenCL、Vulkan）。
• 低功耗：有 UPF/CPF 设计与验证经验。
• 形式验证：有形式验证或等价性检查经验。

DFT：了解扫描链插入、MBIST、边界扫描等基本 DFT 知识。