CPU核设计工程师

岗位职责 1. 负责RISC-V/ARM架构高性能CPU核微架构设计、方案迭代与RTL代码实现，独立负责CPU核心模块开发，适配自研通用计算芯片架构。 2. 跟进RISC-V官方指令集规范，完成基础指令集、常用扩展指令的适配实现，参与CPU流水线、访存、缓存等核心逻辑的优化迭代。 3. 配合验证团队完成CPU模块级、顶层仿真验证、覆盖率收敛、FPGA原型验证及芯片回片调试，快速定位并修复设计问题。 4. 配合SoC团队完成芯片层级性能分析、架构适配，协助后端团队完成物理实现、时序收敛，保障芯片PPA指标达标。 5. 参与CPU架构方案评审、技术难点攻坚，跟进业界RISC-V先进架构技术，持续优化处理器核心性能与功耗表现。 任职要求 1. 本科及以上学历，电子工程、微电子、计算机体系结构、集成电路等相关专业，5年以上CPU核前端设计经验。 2. 核心优先条件：具备扎实的RISC-V架构认知，有真实RISC-V CPU内核设计、模块开发或流片量产经验者优先，熟悉ARM架构亦可。 3. 熟练掌握Verilog/SystemVerilog硬件设计语言，精通IC前端设计完整流程，熟悉Lint、时序分析、CDC检查等工具流程。 4. 熟悉CPU核心任意模块设计：取指、分支预测、译码、重命名、执行单元、访存单元、Cache、MMU、预取、调试追踪等。 5. 熟悉高性能处理器微架构，具备CPU性能、功耗、面积优化实战经验，有服务器级/高端嵌入式CPU流片落地经验者大幅加分。 6. 具备良好的逻辑思维与沟通协作能力，主动钻研技术，能独立承担核心模块设计与迭代工作。