CSS子系统设计工程师

岗位职责 1. 参与CSS子系统的需求分析与规格制定，负责CSS子系统架构方案的详细设计与落地 2. 负责CSS子系统的概要设计、详细设计与项目交付，涵盖CPU Core集成、Cache层次、互联结构等核心模块 3. 负责CSS子系统内时钟复位方案的设计与交付，确保多核场景下时钟域划分与复位时序正确 4. 负责CSS子系统低功耗方案的设计与交付，包括Per-Core Power Gating、DVFS、Clock Gating等策略 5. 负责CSS子系统DFX方案的设计与交付，包括Debug/Trace/MBIST/Scan等可测性与可调试性设计 6. 负责CSS子系统的RTL集成与交付，包括ARM CPU Core集成、NoC互联接入、一致性协议适配等 7. 负责CSS子系统相关的自动化脚本开发（RTL生成、集成检查、配置化交付等） 8. 负责CSS子系统CDC/Lint等RTL质量检查及流程建设 9. 负责CSS子系统的RTL版本发布活动，支撑SoC EDA验证、后端实现、原型验证、调测等硅前/硅后活动 任职要求 必备条件 • 学历：硕士及以上，微电子/电子工程/计算机相关专业 • 经验：5年以上SoC设计经验，有子系统级集成与交付经历 • 技术栈： ◦ 精通Verilog/SystemVerilog RTL设计，具备大规模SoC子系统级集成能力 ◦ 熟悉ARM CPU Core集成流程，理解ARM架构及AMBA协议（AXI/CHI） ◦ 熟悉Cache Coherence互联架构，理解多核一致性协议 ◦ 熟悉时钟复位（CRU）设计，有多时钟域设计经验 ◦ 熟悉低功耗设计方法学（UPF/CPF、Power Gating、DVFS） ◦ 熟悉DFX设计（DFT/Debug/Trace/MBIST） ◦ 熟悉Spyglass CDC/Lint等RTL质量检查工具及流程 ◦ 熟练使用Python/Shell/Makefile进行自动化脚本开发 • 行业经验：有CPU/服务器SoC芯片设计经验，有子系统级交付经历 加分项 • 有ARM CSS（Compute Subsystem）集成或CMN（Coherent Mesh Network）设计经验 • 有大规模众核SoC设计经验，理解大规模一致性互联 • 有先进工艺节点设计经验 • 有多Die/Chiplet集成经验 • 有ARM CPU Core License集成经验（Neoverse V/N系列）