数字 IC 后端设计工程师

岗位职责 1、负责模块 / 芯片级 RTL 综合，制定并验证 SDC 时序约束，TOP SDC 集成，优化 PPA (性能 / 功耗 / 面积)，确保 Timing signoff； 2、解决跨时钟域 (CDC)、高速接口的时序违例，完成静态时序分析 (STA) 及形式验证 (Formal Verification)； 3、负责低功耗设计实现， UPF 生成，MVRC Check，功耗分析； 4、部分 DFT 工作； 5、协同前端优化 RTL/NoC 总线结构，支持后端物理实现。 任职要求 1、具有电子信息 / 集成电路等相关专业硕士及以上学历，3 年以上 IC 中端设计经验； 2、精通数字中端全流程：综合 (DC/Genus)、Spyglass、STA (PrimeTime)、DFT、形式验证 (LEC/Formality)； 3、掌握低功耗设计 (UPF/CPF) 及可靠性保障 (SI/EM 分析)； 4、精通 Tcl/Python 脚本开发自动化流程。 人才画像备注 有大芯片中端设计的经验，年龄 35 以下。