数字IC设计工程师(应届)
Other
睿迪纳(无锡)科技有限公司上海-浦东新区, 中国1个月前截至 2026/11/3
全职
职位描述
一、岗位职责: 1.理解数字信号处理算法,完成算法IP的RTL设计建模及仿真验证工作; 2.参与并实施数字电路模块划分、电路实现及系统整合; 3.参与RTL代码综合、DFT插入、时序分析和后端版图设计的交互工作; 4. 和数字验证团队协同工作; 5.參与SoC系统或子系统集成; 6.负责相应芯片设计文档的撰写。 二、任职要求: 1. 相关专业的应届硕士研究生; 2.有数字集成电路设计经验,了解无线通信协议,精通综合、DFT等数字前端流程优先; 3.具有多次成功的数字IC电路流片经验,有综合、PT等后端经验者优先; 4. 精通Verilog/VHDL/systemverilog进行模块设计; 5.精通大规模数字电路系统架构设计、仿真验证、电路综合、能够独立完成数字模块定义及划分与系统整合; 6. 熟悉tcl/perl/shell等脚本语言优先; 7.良好的英语能力; 8.良好的团队合作精神及技术学习能力,具有一定的领导能力。 三、福利待遇 五险一金、年假、零食下午茶、体检、团建活动、餐补、加班餐、加班打车、节假日福利、项目奖金、绩效奖金、年终奖、股权激励等等。
Keywords
经验不限PerlVhdl
对这个职位感兴趣吗?