模拟IC设计工程师(时钟方向)

职责描述： 1、完成不同工艺下不同规格的高精度低温漂OSC IP、能够独立开展高速低相噪ADPLL/PLL IP电路及低相噪时钟系统的研究和设计工作； 2、对已有的MCU/SoC中的模拟IP进行优化和Porting； 3、紧密和版图工程师沟通，使得版图设计能够符合电路的性能要求； 4、完成电路设计报告和仿真报告； 5、根据模拟IP的测试结果进行分析，在模拟IP的测试结果符合设计规范后形成最终的IP Datasheet和Application Note文档； 6、完成纯模拟芯片或数模混合芯片的整体设计。 任职要求： 1、微电子、集成电路相关专业硕士以上； 2、8年以上模拟电路设计经验，有版图功底； 3、理解MCU中的模拟模块的设计需求； 4、有低功耗时钟和相关模拟电路设计经验； 5、熟练掌握Cadence/ADS/Ansys/EMX等设计工具和设计流程； 6、熟悉半导体器件和工艺； 7、有独立开展和完成硅后的原型设计和量产测试和Debug经验。