高级数字IC设计工程师
Other
元启半导体(杭州)有限公司上海-浦东新区, 中国¥50,000 - ¥80,000 /月1周前截至 2026/12/18
职位描述
一、岗位职责 1、负责芯片整体架构规划、模块划分与规格定义,输出可量产的系统架构方案,保障架构的稳定性、兼容性与可扩展性; 2、负责核心算力、数据调度、接口互联等模块的RTL设计、仿真与调试,保障芯片整体功能与数据传输稳定可靠; 3、负责全芯片DC综合、时序约束、高频时序收敛、面积功耗优化,独立解决复杂逻辑、高频场景下的综合与时序瓶颈问题,支撑后端物理实现; 4、负责多款自研芯片样片Bringup、功能调试与性能测试,定位并修复功能、性能、接口兼容等各类问题,支撑项目量产落地; 5、负责芯片FPGA原型平台搭建、逻辑移植与系统测试,提前验证架构与高速接口稳定性,规避ASIC设计风险; 6、作为核心技术接口人,高效对接算法、软件、模拟、测试、后端团队,完成需求对齐、方案协同与联调落地,推进项目按期交付。 二、任职要求 1、硕士及以上学历,集成电路、微电子、通信工程等电子类相关专业优先; 2、8年以上数字IC前端设计经验,具备完整芯片架构、综合、验证、Bringup、量产全流程经验; 3、精通架构设计与DC综合时序收敛,熟练处理复杂芯片高频、高复杂度时序与功耗优化问题; 4、具备多款芯片真实Bringup量产经验,熟悉高速接口、DSP芯片调试;具备FPGA原型测试与系统验证经验优先; 5、熟练 Verilog/SystemVerilog、仿真、综合、时序分析;熟悉SOC总线架构、算力模块设计、高速接口及软硬件协同设计; 6、具备优秀的跨团队沟通推进能力,可独立对接算法、软件、模拟、测试等团队,高效解决项目协同问题。
Keywords
8年以上VerilogSystemverilog
对这个职位感兴趣吗?