资深IC设计工程师 杭州

岗位职责： 作为设计团队的资深成员，你的核心职责如下： -定义核心功能模块的微架构，分析系统性能与延迟； -完成逻辑设计与RTL编码，在实现很高吞吐量的同时将功耗降至很低； -配合验证团队制定验证测试计划、开展覆盖率分析，完成全芯片仿真调试； -与后端设计团队协作制定时序约束，分析时序违规问题并完成时序修复； -参与FPGA或ASIC的系统 bring-up 工作，解决实验室及客户侧的各类问题； -协同软件与系统团队，保障最终交付的产品具备高品质 岗位要求 -扎实的Verilog RTL编码能力，熟悉ASIC前端实现全流程； -具备复杂SoC ASIC产品的微架构定义相关经验； -掌握PCIe、以太网、交换芯片、GEPON、USB、DDR3等至少一种行业标准总线接口的设计知识者优先； -有SoC系统总线/互联架构设计经验者优先； -具备多时钟域与异步接口相关设计经验； -优秀的问题解决与ASIC调试能力，工作细致严谨； -熟悉DC、Formality、PT、SpyGlass等主流EDA工具； -掌握TCL、Perl、Python等至少一种脚本语言； -出色的中英文书面与口头沟通能力； -工作主动，具备优秀的团队协作意识； -计算机科学/电子工程相关专业本科或硕士学历