计算模拟IP设计工程师

岗位职责 负责计算 GPU 芯片模拟/混合信号 IP 的设计与开发，可涵盖：PLL/DLL 时钟生成、高速 SerDes PHY（PCIe/HBM/UCIe 类接口）、ADC/DAC、传感器（温度/电压监测）、电源管理类电路（LDO/Bandgap）等方向； 参与 IP 的架构与规格定义：与系统/数字团队协作，确定模拟 IP 的性能指标（带宽、抖动、功耗、面积）与接口方案； 完成电路设计全流程：电路设计与手工计算、仿真验证（前仿/后仿，工艺角/蒙特卡洛/可靠性仿真）、版图规划与指导、DRC/LVS/ANT 检查、寄生参数提取与后仿真收敛； 配合数字团队完成数模混合仿真与 IP 集成，支持 SoC 级验证与互联； 支持硅后测试与调试：制定测试方案，参与芯片 bring-up，定位并解决模拟 IP 相关问题； 编写设计文档、测试规范与 datasheet，参与 IP 交付评审。 任职要求 微电子、集成电路设计等相关专业，本科及以上学历，3 年以上模拟/混合信号 IP 设计经验； 精通至少一个模拟设计方向：PLL/DLL、SerDes/高速接口电路、ADC/DAC 或电源管理电路（Bandgap/LDO 等）； 精通模拟设计流程与工具：Cadence Virtuoso/Spectre（或 HSPICE）、版图工具与 DRC/LVS 流程，具备后仿与工艺角分析经验； 扎实的模拟电路基础：小信号分析、噪声分析、反馈理论、匹配与失配分析； 熟悉深亚微米/先进工艺（16nm 及以下）模拟设计挑战（漏电、失配、可靠性）者优先； 熟悉数模混合仿真（AMS/Verilog-AMS）者优先； 良好的英文文档读写能力；沟通协作能力强，能与数字/系统/测试团队高效协同。 加分项 有高性能计算/AI 芯片（GPU/NPU/数据中心芯片）模拟 IP 设计与 tape-out 经验； 有高速 SerDes PHY（PCIe Gen4+/HBM/UCIe 类）或低抖动 PLL 设计经验； 有先进工艺（7nm/5nm）模拟 IP 交付经验； 有硅后测试与 debug 经验，熟悉示波器/误码仪等测试设备； 有 IP 产品化（datasheet、测试计划、量产交付）经验。