深圳领先边端智能开放研究院工作职责： 1.深度剖析应用端提供的浮点音频模型/算法（如神经网络降噪、传统声学滤波器），评估其在硬件上的运算量、访存频次和功耗瓶颈，向算法团队提出“硬件友好”的算法修改建议； 2.负责核心音频加速器（如定制化NPU内核、FFT/FIR/IIR硬件加速引擎、数据流流水线）的微架构设计与 Verilog/SystemVerilog RTL 编写； 3.与算法团队协同，基于算法的硬件定点化（Fixed-point）方案，最大化压缩硬件面积与功耗。 任职要求： 1.微电子、集成电路、电子、通信等相关专业本科及以上学历，5年以上数字IC设计经验，有AI音频芯片、数字信号处理加速器或低功耗NPU内核的设计及量产经验优先； 2.精通Verilog/SystemVerilog，熟练使用Chisel进行SoC/IP设计与开发； 3.熟练使用VCS、Verdi、DC、PT等EDA工具，具备较强Debug与问题解决能力; 4.熟悉MATLAB / Python / C++，能够直接阅读算法团队的代码，具备极强的软硬件协同设计（Soft-Hard Co-design）思维； 5.熟悉AMBA、DMA、PSRAM、时钟复位、低功耗设计方法; 6.具备SoC系统集成、IP对接、系统级调试能力。 简历投递链接：
对这个职位感兴趣吗？
