低功耗设计架构师

工作内容： 1. 负责端侧语音AI SoC全芯片低功耗顶层架构定义与方案设计，覆盖功耗域划分、时钟树架构、复位架构、电源管理架构，制定完整的芯片低功耗设计Spec与落地约束，支撑芯片待机、唤醒、持续AI推理、休眠等全场景功耗指标达标。 2. 针对语音芯片典型工作模式，拆解各场景功耗预算，精准分析漏电、动态功耗、时钟功耗、数据搬运功耗占比，定位功耗瓶颈并输出优化方案。 3. 主导芯片功耗域、电压域精细化拆分设计，规划模块独立断电、局部休眠、动态电压频率调节（DVFS）策略，针对CPU、语音DSP、NPU、等核心IP制定差异化功耗控制方案。 4. 负责时钟架构低功耗优化，完成全局/局部时钟门控、动态时钟开关、分频自适应策略设计。 5. 负责片上存储低功耗架构设计，优化语音特征缓存的分片断电、部分休眠、动态开关策略，减少静态漏电与读写动态功耗，适配超长语音上下文缓存的低功耗运行需求。 6. 设计芯片低功耗唤醒机制与中断调度架构，优化麦克风实时监听、DSP预处理、NPU推理的启停逻辑，实现极速唤醒、无感休眠切换，杜绝无效功耗损耗，保障穿戴、IoT语音设备超长续航。 7. 主导功耗仿真、功耗预估、EDA工具完成各场景功耗数据测算，迭代优化功耗架构方案，输出功耗评估报告、功耗约束清单、低功耗实施指南。 8. 对接SoC架构、前端RTL、固件、算法、后端设计团队，落地低功耗代码约束、物理实现约束，解决设计过程中的功耗、性能、面积折中问题，保障芯片流片后功耗指标达标。 岗位职责： 1. 本科及以上，微电子、集成电路、电子工程相关专业，3年以上芯片低功耗架构设计经验，有端侧AI、语音、穿戴、IoT SoC功耗架构经验者优先。 2. 精通SoC低功耗核心技术，熟练掌握功耗域/电压域划分、DVFS、时钟门控、电源门控、局部休眠、异步复位等主流低功耗架构方案。 3. 熟悉ARM/RISCV、DSP、NOC、NPU异构芯片的功耗特性，掌握存储、时钟、模拟IP（PLL）的功耗优化方法，具备异构多核系统功耗调度设计能力。 4. 深刻理解端侧语音芯片工作场景，熟悉语音采集、特征计算、AI推理、KV Cache缓存等业务流程对应的功耗特征，能够针对性做场景化功耗优化。 5. 具备独立的功耗预算拆解、瓶颈分析、方案迭代能力，熟练使用功耗仿真工具，能够输出标准化功耗架构文档与设计约束。 6. 熟悉芯片完整研发流程，可跨团队协同推进低功耗方案从架构定义、设计落地到流片验证的全流程闭环。