模拟芯片智能设计工程师

1.负责模拟/混合信号芯片的架构定义、指标制定与分解，完成LDO、DC-DC、ADC、DAC、PLL、Bandgap等模拟IP的电路设计、仿真、版图与物理验证。 2.使用Cadence Virtuoso、Spectre、Calibre等主流EDA工具完成电路设计、版图设计与物理验证（DRC/LVS/寄生提取/可靠性分析）；参与芯片流片、测试验证与问题定位，形成设计-仿真-流片-测试的完整闭环。 3.构建智能体的任务规划、工具调用与多轮推理能力，将EDA工具（如ADS、Cadence Virtuoso、HFSS、EMX、AWR Microwave Office等）接入智能体工作流； 4.与AI团队协同开发模拟设计智能体：提供领域知识与设计规则，定义指标到电路生成、电路尺寸优化、版图生成等典型设计任务与评测基准，参与智能体能力评测与迭代；挖掘AI在模拟芯片设计流程中的应用场景；评估AI智能体在实际芯片设计项目中的效果，持续优化算法与工程实现 5.负责模拟设计数据集建设：负责模拟芯片领域专业数据集的规划、采集、清洗、标注与质量管控，包括电路原理图、设计文档、仿真波形、技术手册、专利论文等多模态数据；设计面向模拟芯片领域的指令微调数据（SFT Data）、偏好数据（RLHF/DPO Data）及思维链（CoT）数据，构建高质量训练语料；建立数据标注规范与标注体系，主导领域专家协作，确保数据的专业性与准确性 6.参与数字化模型（样机）、智能化EDA流程建设：梳理模拟设计全流程痛点，提出工具功能需求，搭建并验证自动化仿真-优化闭环流程，提升寄生分析、电路优化、版图优化、可靠性验证等能力。 7.开发EDA工具应用脚本（SKILL/Python等），提升EDA工具使用自动化程度和效率。 任职要求： 1.硕士及以上学历，电子科学与技术、微电子、集成电路等相关专业。 2.扎实的模拟/混合信号电路设计基础，熟悉半导体器件物理、CMOS工艺与IC设计全流程。 3.熟练使用Cadence Virtuoso、Spectre、Calibre等主流EDA工具，熟悉寄生提取与EM/IR等可靠性分析。 4.精通Python/MATLAB，熟悉SKILL等EDA脚本语言，有仿真自动化或机器学习框架使用经验。 5.了解LLM/AI Agent基本原理，对AI辅助EDA有浓厚兴趣；有AI辅助电路优化（贝叶斯优化、强化学习尺寸调优等）经验者优先。 6.3年以上模拟IC设计经验（优秀应届博士可放宽），有LDO/DC-DC/ADC/DAC/PLL等IP流片经验者优先。（特别优秀者，薪资一事一议）