高速互联硬件接口与协议工程师

岗位职责 面向 AI/HPC 超节点和 Scale-Up 系统，负责高速互联硬件接口、协议实现机制及系统行为的研究、开发和验证。 研究和分析 PCIe、CXL、UCIe、Ethernet、UALink 等高速互联技术在 Controller、Switch、Endpoint、DMA、Memory System 等硬件模块中的实现机制。 从硬件实现角度参与高速互联协议的私有化和定制化设计，重点分析： Transaction / Packet Credit / Flow Control Ordering Error Handling Addressing / Routing 参与超节点内部 GPU/XPU、Switch、NIC、CPU 等设备间高速互联架构和数据通路分析，评估协议设计对带宽、Latency、Buffer、硬件资源及系统扩展性的影响。 参与高速互联协议 Specification、硬件接口定义、测试方案及验证工作，并配合完成系统 Bring-up、Debug 和性能优化。 与芯片架构、硬件 IP、Firmware、Driver、Runtime 和系统软件团队协作，推动协议设计从定义到硬件和系统落地。 任职要求 计算机、通信、电子工程、微电子等相关专业，本科及以上学历。 具有 PCIe 或其他高速互联接口相关的硬件背景，熟悉以下至少一个方向： PCIe Controller、RC或EP PCIe Switch Ethernet MAC / NIC / RDMA GPU / NPU / Accelerator Interconnect DMA / High-Speed Data Path 对高速接口硬件中的以下机制具有较深入理解： Request / Response Queue / FIFO / Buffer Transaction ID / Tag Ordering Arbitration Error Detection / Recovery 熟悉各硬件模块、互联规范、寄存器规范，并理解协议事务在硬件中的实际数据通路。 对 PCIe Memory Space、BAR、DMA、P2P、Address Routing、Interrupt、Memory Ordering 等基本概念有较深入理解。 具备较强的软硬件协同分析和问题定位能力。 加分项 具备以下一项或多项经验者优先： PCIe Switch / PCIe Fabric 开发、验证或系统调试经验 PCIe P2P、DMA、BAR、Address Translation、ATS / IOMMU 等相关经验 High-Speed SerDes、PHY、Retimer、Link Bring-up 相关经验 Switch Architecture、Packet Buffer、Queue、Scheduler 等相关经验 FPGA Prototype、Protocol Verification 或 Hardware/Software Co-design 经验 私有协议、标准协议扩展或自定义硬件接口设计经验