模拟版图设计经理

【岗位概述】 负责公司数模混合集成电路（含射频类芯片）版图设计团队的技术统筹与项目管理，主导从核心模块布局规划到芯片 Tape-out 交付的全流程物理实现，对版图质量、流片成功率及团队整体产出负责。 【主要工作职责】 1. 版图设计全流程主导与物理实现 -必须具备主导数模混合 / 射频芯片版图设计全流程，负责核心模块（如高精度 ADC/DAC、PLL、LDO、RF 前端、高压功率模块等）的布局规划、顶层布局与布线的经验； - 制定并落地 floorplan、电源规划、时钟树及关键信号走线方案，确保满足时序、功耗、面积（PPA）指标； - 深入理解电路设计意图，与模拟 / 射频 / 数字设计工程师紧密协作，将原理图要求完整、准确地转化为物理版图。 2. 设计规范制定与物理验证 - 制定、维护并持续优化公司级版图设计规范（Design Rule / Guideline），覆盖匹配性、对称布线、保护环、闩锁效应（Latch-up）、天线效应、ESD 等专项要求； - 协调后端验证团队，统筹 DRC、LVS、Antenna、ERC 等物理验证问题的定位与修复，把控参数提取（PEX）与寄生反标流程，保障芯片一次流片成功率； - Review 项目组输出的版图质量，建立质量卡点，确保交付版图零关键缺陷。 3. 工艺流程与技术评审 - 分析代工厂（Foundry）提供的工艺流程与 PDK，深入理解器件结构与工艺重难点，针对 TSMC、SMIC、GF 等主流工艺节点提出版图实现策略； - 参与新技术、新工艺平台及新 IP 的预研与评估，推动模拟 / 射频版图技术迭代与创新。 4. 项目管理与跨部门协作 - 统筹多项目并行推进，合理分配人力与时间资源，监控各项目设计进度、风险与质量，确保各 milestone 按时高质量交付； - 作为版图侧负责人对接设计、验证、工艺、测试等部门，高效解决跨团队技术问题，对芯片最终性能指标（含实测良率）负责； - 主导 Tape-out 全流程及 IP 交付归档，参与芯片系统测试与验证，定位并解决应用阶段暴露的版图相关问题。 5. 工具链建设与效率提升 - 搭建并维护版图设计 EDA 工具链（Cadence Virtuoso 等）环境； - 推动 Perl/Tcl/SKILL 等自动化脚本开发，将重复性版图操作、检查流程标准化、自动化，持续提升团队设计效率与标准化水平。 6. 团队建设与人才培养 - 带领版图设计团队（含 junior/mid 工程师），合理分配任务、进行技术 Review 与绩效反馈； - 组织内部技术培训，搭建并维护版图设计知识库与案例库，指导初级工程师技术成长，持续提升团队整体技术水位。 【任职资格】 1. 学历与经验 - 微电子、电子工程、电子信息、集成电路等相关专业，985/211 或同等院校本科及以上学历，硕士优先； - 5年以上模拟 / 数模混合 IC 版图设计经验，其中 3 年以上团队管理经验，累计主导完成 ≥5 颗芯片成功流片（Tape-out）并量产，含至少 2 颗数模混合或射频类产品全流程负责经验。 2. 工具与工艺 - 精通 Cadence Virtuoso 平台（layout / XL / PVS / Assura 或 Calibre 验证流程），熟练使用 PEX 工具； - 熟悉 TSMC、SMIC、HJTC、GF 等主流代工厂工艺 PDK 与设计规则，有 55μm ~ 350nm 及以下先进工艺节点实际项目经验者优先； - 熟悉 DRC / LVS / Antenna / ERC / LVS-PEX 全套物理验证流程。 3. 技术能力 - 深入理解模拟电路原理与数字逻辑架构，具备优秀的"器件匹配、信号完整性、噪声隔离（Guard Ring / Substrate isolation）、天线效应抑制"能力； - 具备电源完整性（IR Drop / EM）分析、射频版图（传输线、匹配网络、屏蔽）设计经验者优先； 4. 管理与软技能 - 具备多项目并行管理与资源调度能力，目标导向，结果导向； - 抗压能力强，能适应快节奏研发环境，高效跨部门协作； - 沟通表达清晰，具备技术评审、知识沉淀与人才培养的意愿与能力。 5. 语言素养 - 英语读写流利，能熟练阅读英文 PDK 文档、Design Manual 及技术规格书。 【加分项】 - 有电源管理类（PMIC / DC-DC / Charger）、射频前端（RF Front-end / Transceiver）、工业级芯片版图成功量产经验； - 有先进封装（Fan-out / WLCSP / SiP）相关版图或封装协同经验； - 熟悉 Python / SKILL 脚本开发，有版图自动化、LVS 自动化检查工具落地案例；