Layout资深版图工程师
Technology
喜乐芯半导体(上海)有限公司上海-浦东新区, 中国¥28,000 - ¥40,000 /月1周前截至 2026/12/10
职位描述
任职要求 1.本科及以上，微电子/集成电路/电子工程相关；3年+模拟版图经验，2年+FinFET(16nm及以下)成功流片， 熟悉CMOS与FinFET工艺特性。 2.精通Cadence Virtuoso、 Calibre； 掌握Linux环境与验证流程；理解匹配/寄生/隔离/ESD/Latchup；有能解读电路意图并优化版图。 3.8nm/7nm/5nm/3nm经验、高速SerDes/ADC/DAC版图经验、脚本开发能力、量产交付与IP release经验。 项目报酬：28-40K
Keywords
3-5年Calibre
对这个职位感兴趣吗？