资深MCU子系统设计工程师

岗位职责： 1. 负责 MCU 子系统的架构定义、IP集成和子模块开发，包括 ARM Cortex-M/RISC-V 内核、总线矩阵、中断控制器、调试接口、电源管理单元、片内外设总线等。 2. 制定 MCU 子系统的技术演进路线与 PPA 目标，参与芯片级需求分解与架构决策。 3. 设计并实现子系统关键模块，包括时钟生成与分配、复位管理、电源域划分与唤醒逻辑、硬件握手接口，保证各低功耗模式的正确切换和状态保持。 4. 完成模块级设计及子系统集成，交付Lint、CDC、RDC clean设计，主导集成过程中的时序、面积与功耗评估。 5. 评估系统级性能，如吞吐、延时、中断响应时间，并基于分析结果驱动架构优化。 6. 与验证团队共同制定子系统验证计划，覆盖中断响应、总线冲突、debug 访问、低功耗序列等 MCU 关键场景。 7. 支持FPGA原型验证及软硬件协同调试，参与芯片原型验证及回片 Bring-up，定位 MCU 启动、中断响应、功耗模式等问题。 任职要求： 1. 微电子、计算机或相关专业硕士及以上学历。 2. 8年以上数字IC前端设计经验，其中至少5年专注MCU/SoC子系统设计，且作为技术负责人参与过MCU芯片的成功量产。 3. 熟悉ARM Cortex-M或RISC-V处理器架构，熟悉MCU常用外设接口设计。 4. 熟悉AMBA总线（AHB/AXI/APB）、内存映射、中断系统与Boot流程。 5. 精通Verilog/SystemVerilog，掌握前端EDA工具链，能独立完成DC综合、STA时序收敛、功耗/面积优化。 6. 具备系统级建模与性能分析经验，能主导中断延迟、总线带宽、功耗分布等早期评估与设计权衡。 7. 良好的跨团队沟通能力，能主导复杂方案讨论并推动问题收敛。 加分项： 1. 熟悉高速接口及其测试和校准技术，理解JEDEC等协议优先。 2. 具有MCU子系统低功耗或安全架构经验 3. 熟悉UVM验证或者MCU子系统验证