MLO芯片测试基板设计工程师

岗位概述 多层有机基板（MLO‑Multi‑Layer Organic）设计工程师，所属半导体测试接口研发团队。本岗位负责研发高性能有机基板，应用于高端半导体测试场景，包含探针卡、负载板、ATE 测试接口板。你需要将严苛的电气指标与机械约束转化为可落地生产、性能稳定的基板版图，协同信号完整性、结构、测试工程师开展项目。你的设计成果将保障新一代芯片实现精准高速测试，覆盖量产晶圆测试以及复杂 SiP 系统级封装产品。 主要工作职责 1，方案规划与跨部门协同 协同项目经理、探针卡工程师、结构工程师、仿真工程师完成 MLO 基板方案设计，兼顾测试并行效率、电气性能以及机械限制。主导设计评审，解决样品调试阶段的各类性能问题，并依据实测迭代优化设计规范。 2，基板版图设计 基于原理图以及叠层结构要求，使用行业 EDA 工具（Cadence Allegro、APD、SIP 或同类型软件）完成复杂高层数有机基板布局布线；针对高速数字、射频、数模混合测试接口，规划走线拓扑、差分线路、阻抗受控走线、电源地层分割。, 3，叠层结构制定 设计并优化 PCB 及 MLO 基板叠层方案（10‑40 层及以上），结合低损耗、高玻璃转化温度 (Tg) 等材料特性、阻抗指标、插入损耗预算、高端基板厂的制程能力进行叠层迭代。 4，面向可测试性（DFT）与可制造性（DFM）设计 确保设计满足精细线路工艺规范（最小线宽线距 10/10 微米）、激光盲孔、背钻工艺、特殊表面处理等生产要求；对接基板生产厂商，解决可制造性问题，提升生产良率。, 5，信号完整性与电源完整性协同设计 配合 SI/PI 仿真工程师落实布线规范，控制串扰、回波损耗，优化电源分配网络（PDN）阻抗；通过埋置无源器件、去耦方案、过孔结构优化，保障信号速率达到 100Gbps 及以上的信号质量。 6，测试接口集成设计 依据机械引脚定义、测试机通道排布、测试工位布局完成基板设计，适配 ATE 测试头、探针台、分选机；按需集成定位结构、加强板、连接器、转接中介板、散热结构。 7, 文档输出与版本归档 输出生产及装配全套文件包，包含 Gerber/ODB++、钻孔文件、工程图纸、物料清单 BOM；完整留存设计资料，严格管控版本变更。 8, 技术迭代优化 评估新型基板工艺、原材料、设计方法，优化测试接口电气性能、控制项目成本、缩短研发周期。 任职要求 1，本科及以上学历，电气工程、电子工程或相关工科专业。 2 ，1-3年基板或 PCB 版图实操经验，必须有半导体测试、芯片封装、高速数字领域的 MLO 多层有机基板、高密度互连板（HDI）项目经历将是加分项。 3，有 IC 封装基板、载板、探针卡、负载板、高速 PCB 实际落地项目经验。 4，熟练使用 Cadence Allegro 版图工具，能够独立完成差分阻抗、等长约束、叠层约束配置。 5，具备信号完整性 (SI)、电源完整性 (PI) 基础认知，懂阻抗控制、插入损耗、串扰、PDN 电源设计者优先录用。 6，能够读懂电气规格书、引脚定义、机械限制条件，并落地为物理版图。 7，具备优秀问题解决能力，工作细致严谨。 8，沟通及文档编写能力良好，可在跨部门会议上进行设计汇报评审。 9，能够在多项目并行、节点紧凑的工作节奏里完成多个设计任务。