资深NoC 架构与集成工程师/专家

岗位职责： 1. NoC 架构与拓扑规划 基于大模型 AI 芯片数据流（Prefill/Decode 张量传输、广播、多播、多 Tile 算力阵列互联），完成 Arteris NoC 整体拓扑选型（Mesh/Ring/ 混合拓扑）、路由器分布、虚通道 VC、buffer 深度、路由算法、credit 流控、死锁规避、QoS 仲裁策略设计；完成地址映射、系统流量建模与性能评估。 2. Arteris IP 配置、生成与集成 使用 Arteris Magillem 工具完成 FlexNoC/FlexGen（非一致性 NoC）或 Ncore（一致性 NoC）IP 配置、RTL 生成、参数调优；对接 AXI/ACE/CHI 协议，完成 AI 算力 Tile、L2 缓存、HBM 接口、PCIe 控制器、Chiplet Die2Die 接口的互联集成。 3. 系统性能、功耗、面积优化 搭建 SystemC 流量仿真模型，评估端到端延迟、带宽利用率、网络拥塞；针对 LLM 推理 / 训练的张量流量特征做流量调度优化；协同后端团队做物理感知 NoC 优化，减少长线绕线、降低布线拥塞，完成先进工艺（4nm）时序收敛，持续收敛 PPA 指标。 4. 问题定位、验证与流片支持 协同验证团队制定 NoC 子系统验证计划、VIP 环境；负责 CDC、Lint、预综合、STA 时序分析；FPGA 原型验证、样片 bring-up 阶段定位 NoC 死锁、流量溢出、传输延迟、协议交互等系统问题，闭环 bug 直到量产。 5.

Chiplet 多裸片互联扩展 使用 Arteris Multi-Die 方案，完成跨裸片 NoC 互联设计，打通 Die2Die 链路，支持多芯粒 AI 芯片的一致性 / 非一致性数据传输。 6. 文档与技术沉淀 输出 NoC 架构 spec、拓扑图、流量分析报告、配置规范；组织架构评审，沉淀大算力芯片 NoC 设计方法论。 任职要求： 1.微电子、集成电路、电子工程、计算机体系结构，硕士及以上学历； 2.≥3 年 Arteris NoC IP（FlexNoC / FlexGen / Ncore）完整项目实战经验，必须参与过至少一款大型云端 AI 训练 / 推理芯片的完整开发（从架构定义到流片回片）； 3.精通片上网络基础原理：路由器、虚通道 VC、credit 流控、路由算法、死锁避免、拥塞控制、QoS；精通 AXI4、ACE、CHI 片上协议； 4.熟悉 SoC 设计流程：综合、CDC、STA、Lint；熟悉 SystemC 建模、性能仿真；了解先进工艺（三星 SF4 E）后端布线与时序挑战； 具备 AI 芯片数据流理解，熟悉算力阵列、HBM、张量传输、Chunked Prefill 等大模型推理场景优先。