芯片设计工程师（NOC /DAM）

岗位使命 把下一代AI推理芯片的规格转化为可综合、可验证、可实现的微架构与RTL，并通过前端质量检查和PPA反馈完成设计闭环。 核心职责 • 负责计算／Attention／向量数据通路、存储控制／DMA、NoC／集合通信、SoC控制／时钟复位／RAS中的一个主方向。 • 完成规格拆解、微架构设计、接口与状态机定义、Verilog／SystemVerilog RTL实现和设计文档。 • 完成lint、CDC／RDC、基础形式检查、断言配合、低功耗／复位策略及可测性协同。 • 与验证团队制定可验证接口和异常路径；与综合、STA、物理实现团队闭环时序、面积、功耗和拥塞问题。 • 支持硬件仿真、FPGA原型、首硅bring-up及跨软硬件问题定位。 任职要求 • 具备ASIC／SoC数字前端设计经验，精通Verilog／SystemVerilog。 • 能够独立完成从规格、微架构、RTL到验证联调和实现反馈的闭环。 • 理解流水线、仲裁、缓冲／FIFO、跨时钟域、反压、错误处理和性能瓶颈。 • 在计算、存储／DMA、片上互连或SoC集成至少一个方向有可验证的深度。 • 熟悉主流仿真、调试与前端质量工具。 加分项 • 有AI芯片、GPU、网络芯片、存储控制器或多Die SoC经验。 • 有高带宽存储、NoC、Collective、CPU子系统或RAS设计经验。 • 有复杂模块时序／功耗／面积优化和首硅问题闭环经历。