NPU架构开发工程师

岗位职责： 1、负责NPU核心微架构设计与建模，包括PE阵列/计算阵列、片上存储、数据流调度、NoC互联及低功耗策略； 2、设计NPU与RISC-V耦合方案（松耦合协处理器/紧耦合自定义扩展指令），参与自定义算子指令定义、编码与仿真验证； 3、构建周期级/分析级性能模型（SystemC/C++/Python），针对RL推理与运动控制混合负载开展算力、带宽、时延、功耗评估与DSE； 4、协同编译器/算子库团队定义张量指令抽象与算子映射（MLIR/TVM/自研编译器），保障GEMM、卷积、LayerNorm、Gating及控制类算子高效落地； 5、参与RTL架构评审、验证计划制定，配合流片后Bring-up、性能调优与问题定位； 6、跟踪CIM、稀疏计算、混合精度量化等前沿方向，评估具身智能场景工程可行性并推动落地。 任职要求： 1、全日制硕士及以上学历，微电子、计算机、电子工程、自动化等相关专业； 2、有5年以上NPU/GPU/DSP/加速器架构或设计经验，完整参与至少一款AI加速器/NPU从架构定义到流片量产； 3、深入理解NPU核心架构：计算阵列组织（SIMD/Systolic/Dataflow）、存储层次与带宽匹配、数据复用策略、量化与混合精度计算； 4、熟悉RISC-V指令集与生态，有自定义扩展指令、协处理器接口（RoCC/CXL-Stream/自定义总线）设计或RISC-V SoC集成经验者优先（硬性方向要求）； 5、精通C/C++/SystemC性能建模，或熟练使用SystemVerilog/UVM架构验证，能独立完成架构级DSE并输出量化报告； 6、理解Transformer/MLP/CNN计算特征与访存行为，了解RL（PPO/SAC等）推理负载特征者显著加分； 7、具备架构权衡判断力与跨团队沟通能力，能用数据支撑决策。