*Job Description** 参与SOC/IP DFT(Design-For-Test)架构规划, design, implementation, ATPG, pattern simulation, diagnosis等; 研究SOC/IP最先进的DFT设计架构和方法学技术; 开发新的DFT流程和in-house方法,并应用到多个SOC/IP; 协助解决SOC在DFT implementation & silicon test过程中遇到的问题。 *Requirement** 计算机/电子信息工程或相关领域,本科/硕士及以上学历,三年或以上ASIC领域工作经验 熟悉Verilog
全职现场办公
1个月前