SoC PCIe设计高级工程师

岗位职责： 1.负责 SoC 芯片PCIe Gen5子系统 IP 集成、RTL 设计、接口定义，完成控制器与 PHY IP 在顶层 SoC 的集成，包括时钟复位、AXI接口、中断、寄存器配置、电源域对接。 2.输出 PCIe 相关设计文档、接口 Spec、SDC 约束，完成 Lint、CDC、RDC 等设计质量检查；配合验证团队完成仿真、Emulation、FPGA 原型验证。 3.分析 PCIe 系统性能瓶颈，完成 MPS/MRRS、VC、Flit 模式、SRIS 等关键参数配置与系统调优，满足 AI 推理大带宽吞吐需求。 4.参与芯片流片后 Bring‑Up，定位链路训练、均衡、稳定性、兼容性问题；推动 BUG 修复与 ECO，支撑量产落地猎聘。 5.和 中端、后端、固件、驱动团队协同，完成 PCIe 合规相关设计，跟进版本迭代。 任职要求： 1.微电子、电子工程等相关专业，硕士学历，3 年及以上数字 IC 设计经验。 2.必须具备 PCIe Gen5 IP集成/开发流片经验，熟悉 PCIe5.0 完整协议（TL/DLL/PHY 层），理解 LTSSM、EQ 均衡、Flit 模式、SRIS 工作机制。 3.熟悉 PCIe 控制器 / PHY IP，掌握 TLP/DLLP 报文、流控、错误处理；有 CXL 经验优先。 4.熟练 Verilog，熟悉 SoC 集成流程，掌握 Lint/CDC 检查，能独立编写接口约束文档。 5.有 AI / 高性能 SoC 流片量产经历优先；具备硅后 Bring‑up 调试经验优先。