后端物理设计工程师（SoC Top-level方向）

一、工作职责 1. 负责 GPU/AI 芯片相关的物理设计与实现工作，重点参与 SoC Top-level Floorplan、IO/Bump规划及 RDL Routing 等设计环节； 2. 参与芯片顶层物理设计方案制定，包括模块布局、接口规划、布线资源分配及相关优化工作； 3. 使用 Innovus 或 ICC2 等主流 EDA 工具完成相关物理设计任务，结合脚本提升设计效率； 4. 参与物理设计过程中的问题分析与 Debug，协同完成设计优化及交付； 5. 与数字后端、封装及相关技术团队协作，逐步参与 Interposer、2.5D/3D IC 等新技术方向的设计与实现。 二、任职资格 1. 具备 ASIC/SoC/GPU 等芯片的数字后端物理设计经验； 2. 具有 SoC Top-level 物理设计经验，接触过 IO、Bump、RDL 等相关设计工作； 3. 熟悉 Innovus 或 ICC2 任意一种主流 EDA 工具即可； 4. 具备脚本编写能力，能够使用 Tcl、Python、Shell 等进行设计流程辅助或自动化； 5. 具备一定的物理设计问题分析与 Debug 能力，能够与相关团队协作解决设计问题。 三、加分项（非硬性要求） 1. 了解 DRC/LVS 等物理验证（PV）流程，或具有相关项目经验； 2. 了解 RC 寄生参数提取、IR Drop/EM 等分析方法，具有实际使用经验者优先； 3. 参与过大型 SoC/GPU/AI 芯片的 Top-level 物理设计或 Tape-out； 4. 了解 Interposer、Chiplet、HBM、2.5D/3D IC 等相关技术。 四、岗位亮点 - 技术方向有拓展空间： 在已有数字后端物理设计经验的基础上，进一步接触 GPU/AI 芯片的复杂系统级物理设计。 - 不要求先进封装经验： 无需具备 Interposer 或 2.5D/3D IC 项目经验，有 SoC Top-level 相关基础即可。 - 有实际项目实践机会： 可在项目中逐步接触 IO/Bump/RDL 及 Interposer 等相关设计工作。 四、岗位亮点 - 技术方向有拓展空间： 在已有数字后端物理设计经验的基础上，进一步接触 GPU/AI 芯片的复杂系统级物理设计。 - 不要求先进封装经验： 无需具备 Interposer 或 2.5D/3D IC 项目经验，有 SoC Top-level 相关基础即可。 - 有实际项目实践机会： 可在项目中逐步接触 IO/Bump/RDL 及 Interposer 等相关设计工作。