SoC设计工程师(NOC)方向

该职位来源于猎聘 岗位职责 1、负责AI芯片SOC架构中NOC（片上网络）整体设计、方案选型、模块开发与迭代优化，结合AI芯片高带宽、高并发、低延迟的业务特性，完成NOC拓扑架构、路由算法、仲裁机制、流量管控方案的设计与落地。 2、负责NOC相关RTL代码编写、仿真验证、时序约束制定，独立完成模块级、子系统级功能与性能调试，保障NOC网络适配AI算力核、存储、外设等模块的数据交互需求。 3、深度参与芯片后端时序优化工作，配合后端布局布线团队，针对NOC关键路径、跨时钟域、高负载网络路径进行timing分析、时序修复与收敛优化，解决setup/hold时序违例、时序冗余、延迟过大等问题，保障芯片流片时序闭环。 4、结合AI芯片算力密集、数据吞吐量大、功耗敏感的特点，持续优化NOC带宽利用率、传输延迟、功耗与时序性能，输出性能分析报告、时序优化方案与技术复盘文档。 5、参与SOC整体架构评审、技术方案评审、时序风险评估，提前识别NOC设计与时序收敛风险，输出规避与优化方案，支撑芯片从前端设计到后端落地、顺利流片。 6、跟进先进NOC设计技术、AI芯片SOC设计方案，沉淀标准化设计流程、时序优化方法论，推动团队设计能力迭代升级。 任职要求 1、本科及以上学历，微电子、集成电路、电子信息、计算机体系结构等相关专业，5年及以上SOC NOC设计实战经验，有AI芯片项目完整流片经验者优先。 2、精通NOC核心设计原理，熟练掌握各类NOC拓扑结构、路由算法、流量控制、QoS调度机制，能够独立完成AI芯片NOC架构设计与模块开发。 3、熟练掌握Verilog/SystemVerilog RTL设计与仿真，熟悉UVM验证流程，具备独立定位、解决NOC功能、性能问题的能力。 4、精通芯片后端Timing时序优化，熟练掌握时序约束编写（SDC）、时序分析工具，熟悉前端配合后端的时序收敛流程，能够独立完成关键路径优化、时钟树优化、跨时钟域时序修复、违例修复等核心工作。 5、熟悉AI芯片SOC整体架构，了解算力核、片上存储、高速接口的数据交互逻辑，深刻理解AI芯片高带宽、高并发场景下的NOC设计痛点与时序难点。