Aller au contenu principal
Bertrand Courivaud

Bertrand Courivaud

Ingénieur ESD et analyse de défaillances

Talents
PamiersMembre depuis 13 mai 2026
Physique des composants semi-conducteursTest et caractérisation ESDTLP (Transmission line pulsing)VF-TLP (Very fast TLP)Gun test norme IEC 61000-4-2Caractérisation électriqueOscilloscopeAnalyseur de paramètres électriques
·

Recruter cette personne

Envoyez une offre d'emploi directement à ce candidat

Physique des composants semi-conducteursTest et caractérisation ESDTLP (Transmission line pulsing)VF-TLP (Very fast TLP)Gun test norme IEC 61000-4-2

Expérience

Ingénieur Process /Rendement at STMicroelectronics (2018-12 – 2024-11)

Analyse de rendement et amélioration des process de fabrication en technologie BICMOS 0.25/0.13um. Dans ce travail, ont été incluses les phases suivantes :

  • Analyse de rendement après test électrique.
  • Analyse des données de production (Défauts, dérivés process).
  • Identification des causes racines de perte en rendement (Signatures de perte).
  • Communication avec clients et proposition d'amélioration process (correctif/préventif).
  • Participer à l'industrialisation de nouveaux produits ou technologies.
  • Collaboration avec les équipes, qualité, maintenance, production.

Ingénieur développement ESD at AMS (2016-01 – 2018-11)

Participation au développement de nouvelles librairies de composant de protection ESD, caractérisations et analyse de défaillances. Ce travail m' a permis d étendre mon expertise dans les domaines qui sont :

  • Le développement et l'analyse de cellules de protection ESD en technologie 0.35/0.18um.
  • La caractérisation de l'immunité de cellules de protection ESD face à des phénomènes transitoires rapides.
  • L'analyse de défaillance et la compréhension des phénomènes physiques engendrés lors de stress ESD. Proposition d'amélioration de design.
  • Définir et piloter les règles de test pour la robustesse (lEC,HBM...)

Ingénieur développement composant at Murata (2010-09 – 2014-09)

Développement de structures de protection contre les décharges électrostatiques (ESD) fortement intégrées sur silicium. Dans ce travail, ont été incluses les phases suivantes :

  • Pré-étude en simulation TCAD
  • Réalisation des prototypes en technologie fortement intégré sur silicium
  • Caractérisation et étude de fiabilité des dispositifs dans un contexte de pré-industrialisation

Formation

Doctorat GEET 2014 in Génie électrique, électronique et des télécommunications (2014)

Master professionnel ICEM in Intégration des circuits électroniques et microélectroniques

Licence EEA in Ingénierie électrique

DUT GEII in Génie électrique et informatique industrielle, option électronique

BEP électronique

Compétences

Ingénieur ESD et analyse de défaillances

Avis