Verification engineer

לחברת מצליחה אשר מפתחת פלטפורמות וארכיטקטורה מתקדמת- חומרה ותוכנה, בעולמות ה-HPC- High Performance Computing לטובת האצת ביצועי מחשבי על דרוש/ה Verification engineer.משרדי החברה נמצאים בגבעתיים, מרחק הליכה מהרכבת עובדים במודל היברידי.דרישות: 6+ שנות ניסיון בתחום הווריפיקציה (Verification), כולל ניסיון מעשי בבניית סביבות וריפיקציה מורכבות מאפס.ידע מעמיק בתהליכי וריפיקציה, בארכיטקטורת SOC ובתכנון מערכות.מומחיות בשפות ובמתודולוגיות וריפיקציה, כגון SystemVerilog, UVM ו-Spaceman.היכרות מעמיקה עם כלי עבודה סטנדרטיים בתעשייה, לרבות Verilog, סימולטורים וכלי Debug.הבנה מעמיקה בתהליכי וריפיקציה מבוססי Constrained Random, בכיסוי פונקציונלי (Functional Coverage), בכיסוי קוד (Code Coverage) ובמתודולוגיות ובפילוסופיית השימוש ב-Assertions.Bsc בהנדסת חשמל ואלקטרוניקה או במדעי המחשב המשרה מיועדת לנשים ולגברים כאחד.