Verification engineer

מיקום: חולון| ארגון מובילבמסגרת התפקיד:זו הזדמנות לקחת חלק בפרויקטים טכנולוגיים מתקדמים ומגוונים בתחומי FPGA Verification, עיבוד אות, Controllers ועוד.פיתוח סביבות במתודולוגית UVM עבור וריפיקציית FPGA במגוון פרויקטים, עיבוד אות, Controllers ועודהמשרה כוללת הגדרה, ארכיטקטורה ופיתוח סביבות אימות מרמת Block level עד Full-chipעבודה בצמוד לצוותי פיתוח FPGA, מהנדסי מערכת ואלגוריתמייםדרישות: ניסיון של 5+ שנים בתחום ה-Verification, משלב הגדרת TEST Plan ועד Coverage השכלה רלוונטית ניסיון מעשי במתודולוגיית UVM ובSystemVerilog - ניסיון בפיתוח סביבות Verification עבור FPGA / ASIC ברמות Block וFull-Chip ניסיון ב-RTL Debugging מרמת Block ועד system Level עבודה עם כלי סימולציה, יתרון לQuesta Simulator- ניסיון בכתיבת סקריפטים ב- Python, TCL, Bash/Csh עבודה בסביבת Linux ניסיון בעבודה מול צוותי FPGA, ארכיטקטורה, מערכת ואלגוריתמים יכולות אנליטיות ופתרון בעיות ברמה גבוהה יכולת עבודה עצמאית ובצוות בסביבה מולטי-דיסציפלינרית אנגלית טכנית ברמה טובה מאוד המשרה מיועדת לנשים ולגברים כאחד.