半導体レイアウト設計エンジニア（シニア) - Forza 東京

FORZAでは、現在 Senior Layout Design Engineer のポジションで募集をしています。

アナログ／ミックスドシグナルICのレイアウト設計をリードいただく、専門性の高いポジションです。 Cadenceなどを活用した最先端プロセスでの設計経験をお持ちの方を歓迎します。

👤求める人物像

•アナログまたはミックスシグナルICレイアウト設計の経験をお持ちの方

•Cadence VirtuosoなどのEDAツール使用経験をお持ちの方

•DRC、LVS、PEXフロー及び物理検証ツール（Calibre、Assura、PVS）に関する知識がある方

•ノイズ、マッチング、Parasitics の影響を考慮しながらレイアウト設計ができる方

•回路設計、CAD、検証チームと連携しながら業務を進められる方

会社概要：AMETEKは、電子計測機器および電気機械装置を提供するグローバルテクノロジー企業です。1930年の設立以来、世界各地で、航空宇宙、エネルギー、研究、医療、製造など幅広い分野の課題解決を支えてきました。日本法人のアメテック株式会社は2009年に設立され、先進的な計測・分析・精密機器の販売と技術サービスを通じて、日本のお客様のものづくりと技術革新に貢献しています。

事業部概要：Forza Siliconは、AMETEK, Inc.の材料分析部門に属する事業部門です。2001年に設立されたForza Siliconは、ミックスドシグナルICおよびCMOSイメージング設計の分野において、革新者かつ業界のリーダーとしての地位を確立し、技術的可能性の新たな基準を打ち立ててきました。主に長年にわたる顧客との関係やパートナーからの紹介を通じて、Forzaは成長を遂げ、現在では業界最大規模かつ最も経験豊富な独立系CMOSイメージングエンジニアリングチームを擁する企業の一つとなっています。

https://jobs.ametek.com/job-invite/212395/

Position Summary:

We are seeking a highly skilled Senior Analog Layout Engineer to lead the physical layout of complex analog, mixed‑signal, and high‑performance IC designs. This role requires deep expertise in custom layout techniques, advanced process nodes, physical verification, and close collaboration with circuit designers to deliver silicon‑proven designs that meet stringent performance, reliability, and manufacturing requirements.

Primary Responsibilities:

• Own and execute the full layout lifecycle for analog and mixed‑signal IP blocks such as ADCs, DACs, PLLs, LDOs, bandgaps, amplifiers, and pixels.
• Collaborate closely with circuit design engineers to understand specifications, constraints, and performance trade-offs.
• Develop floorplans, layout strategies, and routing plans that optimize matching, noise performance, EM/IR robustness
• Perform custom layout of critical analog circuits using industry‑standard EDA tools (e.g., Cadence Virtuoso).
• Ensure compliance with design rules (DRC), electrical rules (ERC), layout-vs-schematic checks (LVS), and parasitic extraction (PEX).
• Drive layout quality through guard‑ringing, shielding, isolation techniques, symmetry enforcement, and dummy placements.
• Work with foundry PDKs to interpret process rules, device models, and reliability requirements (ESD, EM, latch‑up).
• Generate and maintain layout documentation, checklists, and layout guidelines for internal use.
• Prepare designs for tapeout, including final checks, documentation, and coordination with the fabrication team.
• Develop and maintain scripts to automate repetitive tasks, improving efficiency and consistency in the design process.
• Participate in technical reviews with design team and customer.
• Able to work independently and collaborate with local technical lead.

Position Requirements:

Bachelor’s or Master’s degree in Electrical Engineering, Electronics Engineering, or related field.

4-7 years of experience in analog or mixed‑signal IC layout.

Expert proficiency with Cadence Virtuoso or equivalent layout platforms.

· Deep understanding of:

Analog layout matching and common centroid techniques

Low‑noise, low‑offset layout methodologies

Parasitic‑aware design and optimization

Strong understanding of DRC, LVS, PEX flows and physical verification tools (Calibre, Assura, PVS).

Ability to work in a fast‑paced, collaborative environment with designers, CAD engineers, and verification teams.

Excellent communication and documentation skills.

About Us

Forza Silicon is a Business Unit in the Materials Analysis Division of AMETEK, Inc. Founded in 2001, Forza Silicon has established itself as an innovator and industry leader in the field of mixed-signal IC and CMOS imaging designs that have set the standard of the possible. Primarily through long standing customer relationships and partner referrals, Forza has grown to where today the company employs one of the industry’s largest and most experienced independent CMOS imaging engineering teams.

To learn more about Forza Silicon, please go to