资深硬件架构师 / 硬件总师（高密 AI / 超节点 / 芯系协同方向）

岗位职责： 1、芯系协同与芯片 SPEC 共定： 1.1、System-to-Chip——将 800V/54V 供电树能力、224G 通道损耗预算、盲插冷板散热极限等系统约束前置输入芯片团队，约束芯片 TDP/Ppeak、Ball Map 与封装尺寸； 1.2、Chip-to-System——基于芯片算力密度、存储带宽与互联特性，定义 OAM 2.0/UBB 2.0 基板、计算抽屉与系统总线架构； 1.3、与集团芯片架构部门联合制定 Chip SPEC（I/O Pinout、SerDes 速率/功耗、di/dt 瞬态耐受、片上供电轨阻抗容限、封装翘曲度与机械应力标准）； 1.4、作为系统硬件代表参与集团 SoC 架构协同会，在 Floorplan 冻结、Tape-out 前对封装基板及引脚走线做系统级可行性联审拍板。 2、高密 AI 服务器与 OAC 硬件架构定义： 2.1、基于 OCP OAI 规范主导 OAM 2.0/2.5 整机与加速子系统设计； 2.2、规划超节点核心物理架构（Compute Tray、Switch Tray、Power/Liquid Shelf 的模块化积木式设计）； 2.3、统筹 x86/ARM 与集团自研 AI GPU/NPU/DSA 多计算平台的互联拓扑、地址映射与物理载板解耦。 3、Scale-Up 极限高速互联： 3.1、主导 PCIe 6.0/7.0、CXL 3.x 及 112G/224G PAM4 SerDes 链路的系统级通道预算与硬件实现； 3.2、拍板物理介质选型（超低损耗 PCB、Flyover 近芯片跳线、背板 Cable Cartridge、CPO 预研）；定义 Die-to-Die/Board-to-Board 的 SI 边界与测试基准。 4、兆瓦级供电树与电源完整性（PI）： 4.1、面向 1000W~1500W+ 单芯片 TDP，规划 800V/400V HVDC、48V/54V Busbar 到芯片端的极端供电路径；落地垂直供电（VPD）与片下点负载（POL）方案； 4.2、协同芯片团队优化 Chip-Package-Board 联合电源阻抗，保障大模型突发算力下的电压跌落（Droop）与稳定性。 5、原生液冷与机电应力协同： 5.1、主导 100% 全冷板液冷机型硬件布局，平衡微流道冷板接触压力与先进封装 BGA 焊点疲劳风险； 5.2、定义盲插流体快换接头（QD）、高密盲插供电排与盲插高速连接器的机电规格并组织可靠性验证。 任职要求： 1. 电子工程、微电子、集成电路、通信、计算机硬件等相关专业本科及以上学历；8 年以上硬件开发经验，3 年以上高密 AI 服务器、超节点或算力整机架构经验 2. 芯片与系统双重视野：深刻理解 SoC/AI GPU/NPU/DSA 架构（计算流水线、NoC、片上互联）；熟悉 HBM3e/HBM4、HBF、LPDDR6/LPDDR6X 高速存储介质特性与控制器协同；了解 FinFET/GAA 工艺与 2.5D/3D Chiplet、CoWoS、InFO、Hybrid Bonding 先进封装对芯片尺寸、散热阻抗、CTE 匹配及板级 SMT 的系统级影响 3. 高密硬件形态精通：熟悉 OCP OAI 体系标准，主导或核心参与过 OAM/UBB 或类 NVL 机架式加速抽屉/机箱的硬件架构开发并有量产经验 4. 高速互联与极限供电实战：精通高速传输与电源完整性理论，具备 112G PAM4 及以上链路（PCIe 6.0、224G）及 48V/54V、千瓦级单卡供电系统的板级/线缆量产级架构与仿真调优经验 5. 复杂工程交付力：作为硬件 SE/架构总师，至少主导过 2 款以上复杂多板卡/高速背板/整机柜形态 AI 服务器从需求定义、EVT 到量产的完整闭环 加分项 1、头部芯片设计公司（GPU/NPU/CPU）System Architecture 团队经历，或超节点厂商内与芯片部门深度协同的操盘经验 2、主导过封装基板（Substrate）与整机主板联合 SI/PI 仿真及 Bump-to-Connector 全链路调优 3、NVIDIA NVL36/72、华为昇腾超节点（Atlas 900 系列）、Google TPU Pod 等超节点系统深入对标或自研经验 4、拥有 224G SerDes、CPO、800V HVDC 直供电、垂直供电（VPD）实际工程落地或原型机试制经验