DRAM电路设计工程师

岗位职责： 存储架构评估与优化： 评估并优化前沿技术节点下的存储架构与方法论，提升芯片集成度与性能指标； 全定制电路设计： 设计存储产品中IP模块的全定制电路，确保电路功能与设计规格一致； 功能与性能仿真验证： 对存储芯片的功能与性能开展仿真、验证与分析，识别并闭环设计缺陷； 版图设计与验证主导： 主导版图规划、布局布线及DRC/LVS验证流程，确保版图与电路设计的一致性； 芯片调试支持： 协同产品工程团队完成芯片测试阶段的硅调试，推动良率与可靠性提升。 岗位要求： 教育背景与专业知识： 微电子、集成电路或相关专业硕士及以上学历，具备数字/模拟电路及CMOS器件物理的理论基础； 专业技能与资格： 能使用Spectre、Finesim、Hspice、Virtuoso、Calibre等EDA工具完成电路仿真与版图验证，具备混合信号电路设计能力； 行业与专业经验： 具有3年以上DRAM电路设计经验，有LPDDR4 DRAM产品设计与验证经验者优先； 项目/任务成果： 主导过至少1款DRAM存储产品的全流程电路设计并成功量产； 其他要求： 具备团队协作与沟通能力，能在灵活多变环境中自我驱动学习，能运用ASIC设计背景（如RTL编码、STA等）进行协同优化。