Rtl - 3+个职位

该职位来源于猎聘 岗位职责： 1.负责芯片数字前端设计及soc集成工作，包括数字IP设计实现与仿真，功能模块设计及仿真，系统集成与仿真； 2.完成ASIC到FPGA的设计移植; 配合芯片测试工作及ECO; 编写Sdc时序约束文件； 5.配合后端组完成综合，时序，功耗分析； 任职要求： 1.本科及以上学历，电子类相关专业，三年以上相关工作经验； 2. 熟练掌握verilog/system verilog/vhdl，有较强的脚本（Perl、Python、Shell等）编程能力； 3.最好有以下IP及外设的开发集成经历：Risc-v,PCIE, DDR, Ethernet, MIPI, USB, I

职位来源于智联招聘。 岗位职责： 1、负责FPGA框架设计，功能模块划分和算法RTL代码实现； 2、负责显示产品驱动程序开发及板级电路调试； 3、负责FPGA选型及相关电路方案开发，并进行原理图设计。 任职要求： 1、硕士学历； 2、电子科学与技术、通信工程、自动化等相关专业； 3、熟练掌握Verilog语言、VIVADO等工具，具有DDR、SPI、IIC、SERDES开发经验； 4、具备Zynq芯片开发或ARM核开发经验； 5、对Mipi、HDMI等视频接口有深度开发经验者优先； 以担保或任何理由索要财物，扣押证照，均涉嫌违法。

该职位来源于猎聘 岗位职责 负责 NPU 子模块设计： oMAC Array oLocal Buffer / Banked SRAM oDMA oAXI Master oScheduler 编写 RTL（Verilog / SystemVerilog） 编写： o时序友好设计 o可综合代码 解决： otiming violation oarea 约束 和验证工程师配合 debug 支持 FPGA bring-up 任职要求 熟练使用： oVerilog / SystemVerilog o仿真工具（VCS / Questa / Verilator） 熟悉： oAXI 协议 oFIFO / SRA