Uvm - 2+个职位

工作职责 1、参与系统架构设计，完成模块分解，梳理系统验证功能列表； 2、负责验证环境搭建，包括定向验证、随机验证和各级系统验证的回归收敛； 3、参与原型验证，包括FPGA（Emulator）系统级验证用例开发、问题定位和错误修改； 4、完成覆盖率收集和分析；梳理验证流程，形成验证规范，完成验证报告编写。 任职要求 1大学本科及以上学历，并取得相应学位，计算机、电子或微电子（集成电路）专业优先； 2、8年及以上研发经验，其中至少3年及以上UVM验证相关经验； 3、精通Verilog/System Verilog/C/TCL，熟练使用各种EDA工具； 4、熟悉UVM验证方法学，有模块级与系统级验

工作职责 1、参与系统架构设计，完成模块分解，梳理系统验证功能列表； 2、负责验证环境搭建，包括定向验证、随机验证和各级系统验证的回归收敛； 3、参与原型验证，包括FPGA（Emulator）系统级验证用例开发、问题定位和错误修改； 4、完成覆盖率收集和分析；梳理验证流程，形成验证规范，完成验证报告编写； 任职要求 1、大学本科及以上学历，并取得相应学位，计算机、电子或微电子（集成电路）专业优先； 2、5年及以上研发经验，其中至少3年及以上UVM验证相关经验； 3、精通Verilog/System Verilog/C/TCL，熟练使用各种EDA工具； 4、熟悉UVM验证方法学，有模块级与系统级