Quanto guadagna un Systemverilog in Italia?

Lo stipendio stimato per Systemverilog in Italia varia tra 18.000 € e 29.000 € EUR all'anno, a seconda dell'esperienza e della localita.

Quante offerte di Systemverilog sono disponibili?

Attualmente ci sono 36 offerte di lavoro per Systemverilog in Italia pubblicate su BeBee.

In quali città ci sono più offerte di Systemverilog?

Le città con più offerte di Systemverilog in Italia sono: Scandicci, Milano.

Come posso candidarmi per un'offerta di Systemverilog?

Registrati gratuitamente su BeBee, completa il tuo profilo professionale e candidati direttamente alle offerte di Systemverilog che ti interessano con un clic.

36+ offerte di Systemverilog in Italia 2026 | Stipendi e candidatura

Senior SoC Verification Architect (SystemVerilog/UVM)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

Senior Soc Verification Architect (Systemverilog/Uvm)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

Senior Soc Verification Architect (Systemverilog/Uvm)

Bardi

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Sebbene l'esperienza professionale e le qualifiche siano fondamentali per questo ruolo, si assicuri di verificare di possedere le soft skill pr

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Roma

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Brescia

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Sebbene l'esperienza professionale e le qualifiche siano fondamentali per questo ruolo, si assicuri di verificare di possedere le soft skill pr

1 settimane fa

Senior SoC DV Engineer | UVM, SystemVerilog, Hybrid

Giussago

Fondazione Chips-IT

Un'organizzazione no-profit di ricerca nel settore dei semiconduttori cerca un Ingegnere di Verifica per supportare lo sviluppo di piattaforme SoC avanzate. Faccia ora il prossimo passo nella sua carriera: scorra verso il basso per leggere la descrizione completa del ruolo e invii la sua candidatura

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Via Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Sebbene l'esperienza professionale e le qualifiche siano fondamentali per questo ruolo, si assicuri di verificare di possedere le soft skill pr

1 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Scandicci

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

1 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Scandicci

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

1 settimane fa

Senior Soc Verification Architect (Systemverilog/Uvm)

Lazio

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

Tempo pieno

1 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Scandicci

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Scandicci (FI)

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. O

1 settimane fa

Senior Soc Verification Architect (Systemverilog/Uvm)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

1 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Scandicci

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

1 settimane fa

Senior SoC DV Engineer | UVM, SystemVerilog, Hybrid

Giussago

Fondazione Chips-IT

Un'organizzazione no-profit di ricerca nel settore dei semiconduttori cerca un Ingegnere di Verifica per supportare lo sviluppo di piattaforme SoC avanzate. Il candidato ideale ha un Master in Ingegneria e almeno 5 anni di esperienza nella verifica digitale. Il lavoro richiede competenze in SystemVe

1 settimane fa

Senior SoC Verification Architect (SystemVerilog/UVM)

Milano

Amazon

A leading technology company based in Milan is seeking a Senior Design Verification Engineer to explore innovative hardware designs enhancing their devices. Responsibilities include architecting verification environments, collaborating on test plans, and driving debugging for complex designs. Candid

2 settimane fa

Fpga Embedded Engineer: Soc, Vhdl & Systemverilog

Scandicci

Contrader

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

2 settimane fa

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

scandicci

Confidential

Una società ICT specializzata cerca un* FPGA Embedded Engineer a Scandicci. Il candidato ideale dovrebbe avere esperienza nella progettazione e simulazione in VHDL, programmazione C/C++ e DSP applicato. È richiesta una presenza iniziale in sede, seguita da modalità di lavoro ibrido. Offriamo un RAL

2 settimane fa

Systemverilog - 36+ offerte

Senior SoC Verification Architect (SystemVerilog/UVM)

Senior Soc Verification Architect (Systemverilog/Uvm)

Senior Soc Verification Architect (Systemverilog/Uvm)

Senior SoC Verification Architect (SystemVerilog/UVM)

Senior SoC Verification Architect (SystemVerilog/UVM)

Senior SoC DV Engineer | UVM, SystemVerilog, Hybrid

Senior SoC Verification Architect (SystemVerilog/UVM)

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Senior Soc Verification Architect (Systemverilog/Uvm)

Senior SoC Verification Architect (SystemVerilog/UVM)

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Senior SoC Verification Architect (SystemVerilog/UVM)

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Senior Soc Verification Architect (Systemverilog/Uvm)

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Senior SoC DV Engineer | UVM, SystemVerilog, Hybrid

Senior SoC Verification Architect (SystemVerilog/UVM)

Fpga Embedded Engineer: Soc, Vhdl & Systemverilog

FPGA Embedded Engineer: SoC, VHDL & SystemVerilog

Stipendio stimato per Systemverilog

Systemverilog per città

Settori che assumono Systemverilog

Domande frequenti su Systemverilog

Correlato