플래시 스토리지/반도체 팹리스 혁신기업: SoC 설계 검증

플래시 스토리지/반도체 팹리스 혁신기업: SoC 설계 검증

모집분야

SoC 설계 검증 엔지니어(0명)

📋 주요업무

플래시 스토리지/반도체 팹리스 혁신기업

[포지션]SoC 설계 검증 엔지니어

[직무내용]

– SoC·IP 설계 사양 분석 및 검증 항목 도출, 기능·성능·인터페이스 기반 검증 계획 수립

– SoC 하드웨어 설계팀·아키텍처팀과 협업하여 요구사항 및 개발·검증 계획 수립

– SoC·IP 단위 검증 환경 구축 및 VIP 통합·연동

– SystemVerilog·Verilog 테스트벤치 및 UVM 기반 검증 환경·시나리오 구현

– 테스트 케이스, 시퀀스, 스코어보드, 체커 등 검증 컴포넌트 및 동작 모델 개발·관리

– 시뮬레이션 기반 기능 검증·오류 분석 및 RTL 설계 엔지니어와 협업하여 이슈 해결

– 기능·커버그룹 커버리지 계획·분석, 코드 커버리지 분석 및 검증 완료 기준 관리

– AMBA(AXI·AHB·APB) 인터페이스 및 버스 프로토콜 검증

– Chiplet 기반 SoC 및 Die-to-Die 인터페이스 검증

– ARM CPU, DDR 메모리, PCIe·CXL 등 주요 SoC 서브시스템 검증

[자격요건]

– 컴퓨터공학·컴퓨터과학·전기전자공학 또는 관련 분야 학사 이상

– SoC·IP 설계 검증 실무경력 3년 이상 (관리 중심이 아닌 직접 실무 수행자)

– SystemVerilog 또는 Verilog 코딩 역량

– UVM 이해 및 활용 경험, 객체지향 프로그래밍(OOP) 개념 이해

– AMBA(AXI·AHB·APB) 프로토콜 지식

– Linux 환경 개발 경험

– 설계 사양서·기술 문서 기반 검증 항목 정의 및 테스트 케이스·시나리오 작성 역량

– RTL 설계·SoC 아키텍처 엔지니어와 원활한 협업이 가능한 커뮤니케이션 역량

[우대사항]

– UVM 기반 SoC·IP 설계 검증 실무경력 및 UVM 검증 환경 직접 구축 경험

– ARM 기반 SoC 아키텍처 이해 및 ARM CPU 서브시스템 검증 경험

– DDR 메모리 서브시스템 검증 경험

– PCIe 또는 CXL 기반 서브시스템 검증 경험

– Chiplet 기반 SoC 솔루션, Die-to-Die 인터페이스 및 멀티다이 시스템 이해

– VIP 통합, 스코어보드·체커 개발 경험

– 기능·코드 커버리지 분석 경험

– 시뮬레이션 디버깅 및 검증 완료 기준 수립 경험

[근무지] 경기도 성남시 분당구

[연봉] 협의

📋 자격요건

• 경력 3년 이상 ~ 16년 이하
• 대학교졸업(4년)이상

🏠 근무조건

• 고용형태 : 정규직(수습 3개월)
• 급여 : 면접 후 결정
• 근무지 : 경기 성남시 분당구 황새울로258번길 ***
• 근무요일/시간 :

🎁 복지 및 혜택

🚀 채용절차

• 접수기간 : 2026-11-07 09시 ~ 2026-11-22 24시
• 제출서류 : 자유양식 이력서
• 접수방법 : 사람인 입사지원
• 전형절차 : 서류전형 → 1차면접 → 2차면접 → 최종합격

🛎️ 유의사항

• 입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.